(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202211112520.2 (22)申请日 2022.09.14 (71)申请人 中科南京智能技 术研究院 地址 211100 江苏省南京市江宁区创研路 266号麒麟人工智能产业园1号楼5层 (72)发明人 乔树山　张默寒　尚德龙　周玉梅　 (74)专利代理 机构 北京高沃 律师事务所 1 1569 专利代理师 万慧华 (51)Int.Cl. G06F 17/16(2006.01) G06F 7/50(2006.01) G06F 7/52(2006.01) G06N 3/02(2006.01) (54)发明名称 一种进行两次乘加运 算的脉动阵列结构 (57)摘要 本发明涉及一种进行两次乘加运算的脉动 阵列结构， 涉及深度学习技术， 包括矩阵式排列 的脉动阵列单元， 各脉动阵列单元均包括两个输 入寄存器、 两个权重寄存器、 部分和寄存器、 两个 乘法器、 加法器和累加器； 第一输入寄存器的输 出端连接第一乘法器的第一输入端， 第二输入寄 存器的输 出端连接第二乘法器的第一输入端， 第 一权重寄存器的输出端连接第一乘法器的第二 输入端， 第二权重寄存器的输出端连接第二乘法 器的第二输入端， 第一乘法器的输出端和第二乘 法器的输 出端分别连接加法器的两个输入端， 加 法器的输 出端连接累加器的第一输入端， 部分和 寄存器的输出端连接累加器的第二输入端。 本发 明在减少运算的时间的同时也降低了硬件上的 开销。 权利要求书1页 说明书4页 附图6页 CN 115357855 A 2022.11.18 CN 115357855 A 1.一种进行两次乘加运算的脉动阵列结构， 其特征在于， 包括矩阵式排列的脉动阵列 单元， 各所述脉动阵列单元均包括第一输入寄存器、 第二输入寄存器、 第一权重寄存器、 第 二权重寄存器、 部分和寄存器、 第一乘法器、 第二乘法器、 加法器和累加器； 所述第一输入寄存器的输出端连接所述第 一乘法器的第 一输入端， 所述第 二输入寄存 器的输出端连接所述第二乘法器的第一输入端， 所述第一权重 寄存器的输出端连接所述第 一乘法器的第二输入端， 所述第二权重寄存器的输出端连接所述第二乘法器的第二输入 端， 所述第一乘法器的输出端连接所述加法器的第一输入端， 所述第二乘法器的输出端连 接所述加法器的第二输入端， 所述加法器的输出端连接所述累加器的第一输入端， 所述部 分和寄存器的输出端连接所述累加器的第二输入端； 各行脉动阵列 单元中， 当前列所述第 一输入寄存器的输出端连接下一列所述第 一输入 寄存器的输入端， 当前列所述第二输入寄存器的输出端连接下一列所述第二输入寄存器的 输入端； 各列脉动阵列 单元中， 当前行所述第 一权重寄存器的输出端连接下一行所述第 一权重 寄存器的输入端， 当前行所述第二权重 寄存器的输出端连接下一行所述第二权重寄存器的 输入端， 当前 行所述累加器的输出端连接下一行 所述部分和寄存器的输入端。 2.根据权利要求1所述的进行两次乘加运算的脉动阵列 结构， 其特征在于， 所述第 一输 入寄存器用于输入第一输入数据， 所述第二输入寄存器用于输入第二输入数据， 所述第一 输入数据和所述第二输入数据为同一输入矩阵中相邻的两个输入数据。 3.根据权利要求2所述的进行两次乘加运算的脉动阵列 结构， 其特征在于， 相邻列 脉动 阵列单元之 间输入所述第一输入数据的时间相差一个设定时间周期， 同一个所述脉动阵列 单元中输入所述第一输入数据和所述第二输入数据的时间相同。 4.根据权利要求1所述的进行两次乘加运算的脉动阵列 结构， 其特征在于， 所述第 一权 重寄存器用于存储第一权重数据， 所述第二权重寄存器用于存储第二权重数据， 所述第一 权重数据和所述第二权 重数据为同一 通道中相邻的两个权 重数据。权　利　要　求　书 1/1 页 2 CN 115357855 A 2一种进行两次 乘加运算的脉动阵列结构 技术领域 [0001]本发明涉及深度学习技术领域， 特别是涉及一种进行两次乘加运算的脉动阵列结 构。 背景技术 [0002]随着人工智能的兴起， 深度学习在各个领域中的应用也越来越多。 而深度学习中， 与矩阵相乘相关的运算使用率极高。 目前比较方便快捷的矩阵运算方式是用脉动矩阵， 而 脉动矩阵的基本思路为： 在A*B＝Y的矩阵乘法运算中， 固定矩阵B， 使矩阵A在脉动矩阵单元 中流动而 连续输出矩阵Y； 或者是使矩阵A和矩阵B在脉动矩阵单元中流动而将结果矩阵Y存 储于脉动矩阵单元中。 卷积运算中通常采取前一种方式。 在实际的卷积运算中， 需要 先将权 重W存于脉动矩阵单元中， 然后将输入图像按照一定的方式处理后输入。 目前， 采用脉动矩 阵方式的矩阵运 算的速度有 待提高。 发明内容 [0003]本发明的目的是提供一种进行两次乘加运算的脉动阵列结构， 降低了脉动阵列的 计算时间， 提高了脉动阵列的计算速度。 [0004]为实现上述目的， 本发明提供了如下 方案： [0005]本发明公开了一种进行两次乘加运算的脉动阵列结构， 包括矩阵式排列的脉动阵 列单元， 各所述脉动阵列单元均包括第一输入寄存器、 第二输入寄存器、 第一权重寄存器、 第二权重寄存器、 部分和寄存器、 第一乘法器、 第二乘法器、 加法器和累加器； [0006]所述第一输入寄存器的输出端连接所述第一乘 法器的第一输入端， 所述第二输入 寄存器的输出端连接所述第二乘法器的第一输入端， 所述第一权重 寄存器的输出端连接所 述第一乘法器的第二输入端， 所述第二权重寄存器的输出端连接所述第二乘法器的第二输 入端， 所述第一乘法器的输出端连接所述加法器的第一输入端， 所述第二乘法器的输出端 连接所述加法器的第二输入端， 所述加法器的输出端连接所述累加器的第一输入端， 所述 部分和寄存器的输出端连接所述累加器的第二输入端； [0007]各行脉动阵列单元中， 当前列所述第一输入寄存器的输出端连接下一列所述第一 输入寄存器的输入端， 当前列所述第二输入寄存器的输出端连接下一列所述第二输入寄存 器的输入端； [0008]各列脉动阵列单元中， 当前行所述第一权重寄存器的输出端连接下一行所述第一 权重寄存器的输入端， 当前行所述第二权重寄存器的输出端连接下一行所述第二权重 寄存 器的输入端， 当前 行所述累加器的输出端连接下一行 所述部分和寄存器的输入端。 [0009]可选地， 所述第一输入寄存器用于输入第一输入数据， 所述第二输入寄存器用于 输入第二输入数据， 所述第一输入数据和所述第二输入数据为同一输入矩阵中相 邻的两个 输入数据。 [0010]可选地， 相邻列脉动阵列单元之间输入所述第一输入数据的时间相差一个设定时说　明　书 1/4 页 3 CN 115357855 A 3